

(2,000PU)

印·紙 4000円

顖

昭和44年12月16日

(外1名)

2. 発 明 者

神奈川原川崎市上小田中1015 番地

富士通株式会社内

是 等 人 做

3. 特許出顧人

所 神奈川県川崎市上小田中1015番地

氏 名 (522) 富土通株式会社

代表者 嵩 縣 芳 光

4. 代 理 人

〒171. 東京都登島区南長崎2丁目5番2号

氏 名 (7139) 弁理士 玉 蟲 久 五 郎 (外2名)

5. 添付書類の目録

(1) 明 細 整 1通(2) 図 面 1通

(3) 委 任 状 1 通 (4) 廢 寮 南 木 1 酒



19 日本。持許庁

公開特許公報

①特開昭 48-66745

③公開日 昭48.(1973) 9.12

②特願昭 46-/02042

②出願日 昭46.(197/)/2./6

審查請求

有·

(全9頁)

庁内监理番号

52日本分類

6974 56

97(1)01

明 盤 書

発明の名称 記憶装置の構成単位可変制御方式
 発許請求の範囲

複数個の独立にアクセスできるメモリ単位を有する記憶装置のアクセスにおいて、処理装置からの2 強数で表示されたアドレス・コードの所定とサに、上記アドレス・コード中の所定数のピットを出て上記メモリ単位を選択するように、上記を特徴とする記憶装置の構成単位可変制御方式。

5.発明の詳細な説明

本発明は、記憶装置の構成単位可変制御方式、特に独立にアクセスし得るメモリ単位内のメモリ 容量を減少または増加し、その分だけメモリ単位 数を増加または減少せしめるようにできる記憶装置の構成単位可変制御方式に関するものである。

一般に1つのパンク内に順にアドレスを附与することを1/1ンタリーブ(以下1·Lとする),2 3年つのパンクにまたがつてアドレスを附与することを2 ウエイインタリーブ(以下2·Lとする),4 つのパンクにまたがるのを4 ウエイインタリーブ(以下4·L とする), および8 つのパンクにまたがるのを8 ウエイインタリーブ(以下8·L と

する)と呼んでいる。

・通常配信装置の容量としては、 64KB の容量をもつペンクが2 ペンク (128KB) 、3 ペンク (192 KB) 、4 ペンク (256KB) 、5 ペンク (320KB) 。 6 ペンク (384KB) 、8 ペンク (512KB) ・・・ と地設されて行く。この場合前述の如く並列アクセスを可能にしようとすると、記憶装置の容量に応じてインタチーブを切替えて利用する必要がある。一方同じ容量をもつ記憶装置でも、例えば 64KB の配像装置の場合。 64KB のペンクを 1 つもうけるシステムに対して、 32KB の容量をもつパンクを 2 つもうけ2iL で用いる必要も生ずる。即ち 1 パンク当りの容量を可変にしその分だけパンク数を地加し並列アクセスを容易にする場合がある。

したがつて、記憶装置はシステム構成にあわせて、記憶装置全体の容量を可変にし得ること、インタリーブを可変にし得ること、および1メンク当りのメモリ容量を可変にし得ることが必要であり、これらの変更を当該システム構成にあわせて容易に行ない得るようにすることが望まれる。

択する所定数のピットの数を可変にしたことを特 数としており、以下図面にしたがつて説明する。

第1図は本発明を適用し得るデータ処理システムの一例を示したシステム構成図、第2図はは本発明するための図、第3図はは本発明による記憶装置の構成単位として示した図の構成を特にパンクサ0を中心として示りを記しているので、第4図明図、第5図は本発明による制御方式図の第6図・第7図はその部分装置の詳細論理回路図を示す。

各図において、CPUは中央処理装置、MAC#0 ~MAC#7はメモリ・アクセス制御装置#0~#7、 BANK#0~BANK#31はメモリ・パンク#0~#31、 CCSLはレステム切替装置、MBC#0~#8 (#1~ #3 は図示省略) は各メモリ・パンク BANK#0~ #3 に夫々対応する制御部、CCSL DBCODB はシステム切替装置からの値号を解説するシステム切替デコーダ、BANK SELECT はメモリ・パンク 時間 昭48-66745② また一般に記憶装置は例えばイバンク毎にメモリ・アクセス制御装置をそなえ、そのメモリ・アクセス制御装置をそなえ、そのメモリ・アクセス制御装置の統括の下に各バンクが選択されるように構成されており、インタリーブ切替やバンク当りの容量の変更に釣らず、アクセスすべきアドレスの存在するバンクを正しく選択することが必要となる。

を選択するパンク選択回路、ADR はアドレス・ レジスタで内部の ADR0~ADR13 (図中 ADR2~ ADR9 は省略)はアドレス・レウスタを構成する ピツト対応のフリップフロップ、BNはBN 信号 発生源、32℃は32℃ 信号発生源、ADR SET GATE はアドレス・レジスタ ADRにアドレスをも ツトする為のゲート、ADRS は中央処理装置 CPU からメモリ・アクセス制御装置 MACへ送られるメ モリ・アドレス・コード信号(又は信号線)でそ の各ピツトは AO~A18 として示される。LO~L4 はシステム切替鉄道 CCSL からメモリ・アクセス 制御技能 MACへ送られるメモリ・パンク BANKの 韓雄アドレス・コード信号 (又は信号線) の各ピ プト、 1il~8il はシステム切替装置 CCSL から メモリ・アクセス制御装置MAC へ送られるイン ·タリーブ数を扱わす信号(又は信号級)、G2。 G3,G4,G16,G17,G18,G32およびこれらの否 定信号である WG2~WG32 は後述の如くパンク選 択に利用するシステム切替デコーチCCSL DBCODEの出力信号、11~25 および 50~57 はナン

ド回路、26~49 、58~75 および 82 はアンド回路 76~81 はノア回路を夫々示す。

データ処理システムの構成例として第1図のようなものが一例として考えられる。

第1図では、メモリは複数のパンク BANK#0~ BANK#31(1 パソクは例えば 64KB の容量をもつ)に分割されており、4個のパンクが1つのメモ リ・アクセス制御装置 MAC によつて制御される ようになつている。メモリ内の情報を読み書きす る場合は、中央処理装置CPU(実際には図示され たいナヤネル創御装置CACの場合もある)から各 メモリ・アクセス制御装置 #*AC*#0~#7に対して一 斉にメモラ・アドレス・コード信号 ADRS やメモ リ・アクセス要求信号、データ(これらは図示省) 略)等が送られ、各メモリ・アクセス制御装置 MAC#0~#7 では、中央処理装置CPU から送ら れてきたとれらの信号が自装置で統括するメモリ ・パンクに対するものか否かを判定し、その結果 により該当メモリ・パンクを制御する。この場合 ,メモリ・パンク BANK の論理アドレス(機器)

もつパンクが複数もうけられて記憶装置全体として必要量をもつようにされ、例えば320KBの容量を必要とする場合図中でとして示す如り場合となる。この調査を必要とする場合ので構成される。この調査というないでは、アクセス側のパンクは1つのメモリ・アクセス側の下に置かれる。そしてインコープを1が1となり、残余の1つが1が1とされる構成ンクセンに分け、夫々2が1とされ、他の残更を自由に行なえるようにする必要がある。

また図中 I あるいは N として示す如く、1 パンクを 32 KB の容量のものとし、通常図中 I に示す如く 64 KB の 1 パンクで挟していたものを 32 KB の 2 パングを 2 i Lで使用し、アクセスを並列的に行なうこともあり、このようなパンク容量の変更に伴なうインタリーブの切替に対処する必要もあ

特開 昭48--66745(3)

は可変となっており、システム切替装置 CCSL からメモリ・アクセス 飼御装置 MAC へ与えられているメモリ・パンクの論理アドレス・コード信号 (LO~L4) によって、各メモリ・パンク BANK の論理アドレスは決定される。従ってメモリ・アクセス 飼御装置 MACでは中央処理装置 CPU からのメモリ・アドレス・コード信号 (LO~L4)とにより、中央処理装置 CPU からのメモリ・アクセス 要求が自装置で統括するメモリ・パンク BANK に対するものか否かを判定することになる。

また、後述するようにインタリープ方式が採用されていると、メモリ・アクセス制御装置 MACでは、上記両信号の他に、システム切替装置 CCSLから与えられているインタリーブ数を表わす信号 (1:L~8:L) をも利用してメモリ・アクセス要求が自装置に対するものか否かを判定する。次に第2回によりインタリープ方式について説明する。

第2図において示す如く、通常 64 KB の容量を

δ,

第3図に示す如く、本発明は、システム切替数 図 CCSL は各 バンク毎に当該システム構成にあわ せてインタリーブ信号(1i L ないし 8i L) および パンクの論理アドレス・コード信号 LO ないしLiev 発し、システム切替デコータ CCSL DBCODE に よつてパンク選択に必要な信号 G2、※G2 などセ パンク選択回路 BANK SBLBCTに与えている。こ の状態においてデータ処理数置 CPU からメモリ ・アクセス要求信号(図示省略)およびアクセス すべきアドレス・コード信号 ADRS(各ピットは AO ないし A18 として第4 図に示される)が与え られるとき、パンク選択回路 BANK SELBCTによ つて自パンクへの要求か否かを判断するように構 成される。

第4回はインクリーブの変更に伴なうパンク型 択の紙製を示すもので、デーク処理装置からのア ドレス・コード信号はこの表にしたがつた形に変 換されて記憶装置をアクセスする。即ち、 I の 64EBの 1 i L の場合、 パンクを選択するためのパ **ング・センクト・ピットとして中央処理装置 CPU からのアドレス・コード信号 ADRS の中等 O 桁ないし 第 4 桁までの 5 ピット AO~A4 をそのまま使用し、残りの 18 ピット A5~A18 が選ばれたメック上のメモリ・アドレスを示すピットとして使用される。なおメモリ・アドレス・ピットとして使用される ピット 配列は図示のように中央処理装置 CPU からメモリ・アドレス・コード信号として送られてきたときのピット配列とは異なる配列となっているが、これは後述するように、ピットの入れ替えを行なう場合に必要なゲート数等を削減するためである。

I の 64KB のパンク 2 個を使用した場合 (128 KB; 1,1iL) も上記 I の場合と同様、パンク・セレクト・ピフトとして 40~44 のピフトが使用され、メモリ・アドレス・ピフトとして 45~418 のピフトが使用され、パンクサ0, #1 の区別はピフト 44 が "1" か "0" かで行なわれる。

頁の 64 KB のパンク 2 値を称用し 2 ヴェイイン タリーブとした場合 (128 KB; 2 i L) パンク・セレ

Iのパンク容量を 32KB に変更し、 32KB のパンク 2 個を使用して 2 ウエイインクリーブとした 場合 (64KB; 2 i L), パンク・セレクタ・ピフトとして 40~44, 418 の 6 ピフトを使用し、メモリ・アドレス・ピウトとしては 45~417 の 12 ピットが使用される。 I の場合と I の場合とでは、まずパンク・セレクタ・ピフトの数が 6 ピットと 5 ピットで相違し、従つてメモラ・アドレス・ピットも 12 ピットと 13 ピットで相違する。

ンこれは、 82KB の 2 個のパンクは、実際には 64KB のパンク (例えば BANK#0) を 2 分割して 使用されるため、まず 40~44 の 5 ピットで I の 場合と同様 64KB のパンクを選択し、次いでそのパンクの上側の 32KB か下側の 32KB かを 隙別するような 選択方法を採つているからで、この方法を採用することによりメモリ単位即もパンクの容置を変更しても自由にパンク選択を行なうことができる。 なお、この場合メモリ・アドレス・ピットとしては 13 ピットから 12 ピットに減少するが、これはパンク容量が 64KB から 32KB と半分に

特別 昭48-66745(4) クト・ピツトとして A0~A3, A18 の 5 ピツトが、 又メモリ・アドレス・ピツトとして A4~A17の13 ピツトが使用される。『の場合と』、『の場合と ではピツト A4 と A18 が入れ替つている。

置の 64KB のパンク4 個を使用し4 ウエイイン クリーブとした場合 (256KB;4iL) パンク・セレ クト・ピツトとして $40\sim42$, 417, 418 の 5 ピッ トが、又メモリ・アドレス・ピットとして、48 ~416 の 13 ピットが使用される。

個の場合と I の場合とではピット 48 とピット 417 が、又ピット 44 とピット 418 が入れ替っ ている。

X O 64 KB O バンク 8 個を使用し、8 ウエイインタリーブとした場合 <math>(512 KB; 8 i L) パンク・セレクト・ピツトとして 40 , 41 , $416 \sim 418$ の 5 ピットが、又メモリ・アドレス・ピットとして 42 ~ 415 の 13 ピットが使用される。

Xの場合と I の場合とでは、ピット A2 とピット A16, ピット A3 とピット A17, ピット A4 とピット A18 が失々入れ替つている。

減少しているので、何らさしつかえない。

従って全体のピット数(パンク・セレクト・ピット+メモリ・アドレス・ピット)を何ら変更するととなく、パンク容量の変更に伴なって単にパンク・セレクト・ピットの数を変更するだけで、容易にパンク連択が行なえる。

以上のように、インタリーブの変更、或いはパンク容量の変更に伴つてピットの入れ替えが行なわれるが、この入れ替えを行なうために第3図に示すシステム切替デコーダCCSL DECODE からのG2, **G2··· などの信号(第5図参照)が用いられる。

この場合データ処理装置 CPU からのアクセス 要求信号が発生し、アドレス・コード信号 ADRS が与えられる毎に、第4 図に示す裏にしたがつた 輸運演算処理を、アドレス・コード信号の各ピツ ト毎に行なうようにすることも可能であるが、そ の演算処理を行なうためには所定段数のゲート回 路を通過する必要があり、アクセス時間がそのた めに増大する。 インタリーブ切替やパンク容量の変更はシステム構成が決まれば前もつて定まるものであるため、システム切替装置 CCSL およびシステム切替デコーグ CCSL DECODE によつて、アドレス・コード信号の各ピツトが入れ替えられるべき位置を準備するような信号 G2, ※G2・・※G32 を前もつてつくつておきアクセス時間を減少するようにしている。

第 5 図は本発明にしたがつた全体構成図で、データ処理装置 CPU から、アドレス・コード信号の各ピプト 40ないし 418 が指定され、同時にアクセス要求信号が与えられる。

これに先立つて、システム全体の構成にみあうようシステム切替装置 CCSLから、各パンクに論理アドレスを設定するための論理アドレス信号($L0\sim L4$)が与えられ(パンク BANE#0 に対しては $L0\sim L4$ は全部 *0 *)インタリーブ数にしたがつて1iL, 2iL, 4iL および8iL が与えられ、さらにパンク容量が32KB の場合は32K, BN 両信号が発生されている。

数を示す信号 $16L\sim86L$, パンクの論理アドレス・コード信号の各ピット $L0\sim L4$ 並びにパンク容量を示す信号 BN , 32K 等より作成され、これら G2 , $\#G2\cdots$ がパンク選択回路 BANK SBLECT に与えられている。

なおパンク容量を示す信号 BN, 32K はパンク容量が 32Kの場合に信号派 BN, 32K より発生されるもので、この発生は飼御部 MBC 内のスイツテ(図示省略)のセツトにより行なわれるが、システム切替装置 CCSL から信号派 BN, 32K を起動するようにしてもよい。

上記のG2 信号をつくる論理式は次のようになる。

 $G2 = (1 i L + 2 i L + 4 i L) \cdot L2$

注) 32 2.2 i Lは2 i L条件でカメーされている。

以下同様に各個号の論理式を示すと次の通りである。

#G2= (1iL+2iL+4iL) **L2

G16= 8iL L2

#G16= 8iL **L2

特開 昭48--66745(5)

上記入れ替え処理に関する第4図の説明で述べた如く、中央処理装置 CPU からのアドレス・コード信号 ADR中、ピット A2~A4・A16~A18 の6ピットは、インタリーブ数、ペンク容量等により、メモリ・アドレス指定のためのアドレス・レレスダ ADR (ADR0~ADR13) へのセット位置の変更があるため、どの位置へセットされるかは、インタリーブ数を示す信号の各ピット 1 i L~8 i L 並びにパンク容量が 3 2 KB か否かを示す信号 3 2 Kによって制御される。このことを示したのがアドレス・レジスタ・セット・ゲート ADR SET GATP 26~31 である。

同様に、上記6ピツトはインクリーブ数、パンク容量等によりパンク選択のためのパンク・セレクト・ピツトとして用いられたり、用いられなかったりし、また実際のパンク選択に当つては当該パンクにどのような論理アドレスが設定されたかによつて、パンク選択が行なわれるため、これらを制御する個号としてG2.来G2・・・がレステム切替デコーグ CCSL D&CODE にてインタリーブ

G3 = (1 i L + 2 i L) · L3

#G3 = (1 i L + 2 i L) · #L3

G17 = (4 i L + 8 i L) · #L3

#G17 = (4 i L + 8 i L) · #L3

G4 = (1 i L + 2 i L · 3 2 K) · L4

#G4 = (1 i L + 2 i L · 3 2 K) · #L4

G18 = (2 i L · #3 2 K + 4 i L + 8 i L) · L4

#G18 = (2 i L · #3 2 K + 4 i L + 8 i L) · #L4

G3 = 2 i L · 3 2 K · BN

注) G32は32KB ハンクの場合 418の入れ替え処理に 利用されるものである。

¥G32=2iL·32K·**¥BN**

これらの論理式にしたがつて G2ないし※G32を発生する論理回路が第6図に示されている。

例えば信号 G2 を発生するためには、 8 i L がナンド回路 14 で否定されたものと L2 とがアンド回路 36 に供給されている。これは

1 i L + 2 i L + 4 i L + 8 i L = 1

であることから

1 i L 2 i L + 4 i L = 8 i L

であり、前述の G2 信号発生の論理式と一致する ことが刺る。

また信号 G32 の場合、アンド回路 48 の条件は 2iLが「1」で、32 Kが「1」で、BNが「1」の場合 であり、前述の G32 信号発生の論理式と一致する ことが判る。

以下省略するが、第6図にしたがつた回路が第5図のシステム切替デコータ CCSL DBCODS に用いられ、データ処理装置 CPU か6のアドレス・コードの各ピフト A2, A3, A4, A16, A17, A18 と共にパンク選択に用いられる。第5図のパンク選択回路 BANK SELECT内の回路構成の一例は第7図に示される。第7図はパンク BANK#1などのためには同様の回路が失々存在するものと考えてよい。

第7回において、ビット A Oおよび L O とが供給 されるナンド回路 50 、アンド回路 58,59 および オア・ソット回路 76 はビット AO と LO とのイク スクルーシブ・オアの否定即ち

40 . 10 + 40 . LO

択される。

以上の如く、本発明は、インタリーでかり、本発明は、インタリーでかり、本発配でPUの数とをでPUの数とをでPUの数とをでPUの数とをでPUのから入って、ないのでは、インタリーをでは、インタリーをでは、インタリーをである。では、インターをでは、インターをでは、インターをでは、インターをであるが、インターをである。では、インターをできませんが、アファックでは、インターをでは、インターをでは、インターをでは、インターをでは、インターをでは、インターをでは、インターをでは、インターをでは、インターをでは、インターをでは、インターをでは、インターをできませんが、インターをできませんが、インターをできませんが、インターをでは、インターをできませんが、インターをできませんが、インターをできません。

なおインタリーブの切替のために中央処理験能からのアドレス・コードの所定ピットを入れ替える変換表は第4回に示すものに限られるものではない。

ム図面の簡単な説明

第1囚はデータ処理レステムの一例を示すレス

特朗 昭48-66745(6)

で表わされ、ピット 40 と 40 とが共に一致する ととの条件を与えている。

またビブト 42,416, 信号 G2, WG2, WG16,G16 が供給されるナンド回路 52,53 , アンド回路 62, 63,64,65 およびノア回路 78 は

A2·WG2+A2·G2+A16·WG16+A16·G16 を表わし、信号 G2とピット A2とが共に一致する かあるいは信号 G16 とピット A16 とが共に一致 するかする時を検出する条件を与えている。即ち G2と一致する場合ピット A2がメンク 選択に用い

られ、G16 と一致する場合ピット A16 がパンク

さらに点線で囲んだ範囲は 64 KB 24 L の場合の選択に対応し、

選択に用いられることを指示している。

A18 . G32 + A18 . #G32


を表わし、ピット A18 と信号 G32 とが一致する ことの条件を与えている。

再び第 5 図を参照して、上記の如くパンク選択 回路 BANK SELECT により、システム切替装置 CCSLからの所定の指示信号の下で、パンクが選

テム構成図、第2図はインタリーブ方式の一例を示した説明図、第3図は本発明による記憶装置の構成単位可変制御方式の全体構成図、第4図はインタリーブ切替に伴なうペンク選択の概要説明図、第5図は本発明による制御方式の一実施例、第6図および第7図はその部分装置の詳細論理回路図の一実施例を示す。


図において、CPUは中央処理装置,MAC はよそり・アクセス制御装置,BANE#0ないし#3 はメモリ単位,CCSL はシステム切替装置,CCSL DECODE はシステム切替装置デコーダ,BANE SELECT はペンク選択回路を示し、第4 図における太線内はパンク選択に用いられる所定数のピットを表わしている。

特許出願人 富士 通 株 式 会 社 内 代理人弁理士 玉 蟲 久 五 郎 外 2 名




4KB (64KB: 1(L) п 32 KB (64KB:21L) (128 KB: 1.1 (L) ш (128 KB; 2 iL) N (192KB: 2.1 (L) (192KB: 1.1.1 (L) W] (192 KB; 2.2 (L) W (256KB:4£L)(256KB: 2.2 LL) (320KB: 4.1(L) (320KB: 2.2.1(L) W (384 KB; 4.2 (L) IX (512KB: 81L) (512KB; 4,41L)


オ 3 8



gt g ti		٠		i		•	
	4					<u> </u>	昭48—66745(8)
		An	₹	A.	A3	A3.	ADR ADR
		Are	Ais	Ase	Ais.	A2	Are Art Adr Adr 12 13
	\ \tau_1	As	হ	₹ .	As		2 8:
	'n	A 15	Ais	A.	21	, R	2 82
	ĸ	Au /	AK	· §	Au ais as aig	AM AIS AS	AM AIS AS
	۳. د	-	ì	1	1	₹ ,	* F
	4		(1 /	1		1 1 1/1
_	<u> </u>	١,	`	١ ١	1	\	
M	# ×	A7	A)	¥	A,	4	ADR 2
4		As	ş.	₽ V	. As	A	AR AR
·		AB	P. A.	₹	¥	* d	A A A Ro
*	.]	Ą	14 4	A A	A A A	A 21 & 21 A	A A A A
	40,4	A3	\$ 8	8 8	An An	F F F F F	P P P P
	. 200k. ۲ッド	A2	A . A	Y Y	A2 A2 A2	A A A A A A A A A A A A A A A A A A A	A A A A A A A A A A A A A A A A A A A
	75.0	¥.	¥ ¥	\$ \$	P P P	A A A	A A A A
	۲	Ao	8 8	2 2	8 8 8	8 8 8 8	2 2 2 2
	でおれて、作る。他の	0	0 -	0 -	0 - 2 6	0 - 2 6 4 8	B - 0 - 8
		1	3	? !	^ I	- F	
	64 KB; 16L)		(728KB: 1,16L)	128XB; 2(L)	236/8:4/L)	2 5	[(64KB; 2(L.)
	1:8:1		28 KB	93X8	<u>ق ا</u>		egy.
	8		\$ E	Ş <u>_</u>	<u> </u>	\$ \ \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	ខំ 🖂
	<u> </u>	0	<u></u>	0	. 0	5	
		H	目	Pa	. 🗦	M	Ħ







6. 前配以外の発明者および代理人

神奈川県川崎市上小田中1015番埠

重量强体式会社内

氏 名 (7283) 弁理士 柏 谷 昭 司

(7484) 弁理士 森 田

